马里奥·兰萨（Mario Lanza）教授来自西班牙的巴塞罗那。2010年，马里奥在西班牙巴塞罗那自治大学获得博士学位后，来到北京大学进行博士后研究。2012年，他获得享有盛誉的玛丽居里博士后奖学金，赴斯坦福大学继续博士后研究。2013年10月，马里奥到苏州大学任教，并在2018年晋升为教授。2020年10月，他加入沙特阿拉伯阿卜杜拉国王科技大学。
在苏州大学任职期间，他总共指导了25名研究人员，包括硕士生、博士生和博士后研究员。在苏州大学的帮助下，他发表了92篇研究文章（包括《Nature Electronics》、《Advanced Materials》、《Nature Communications》和IEDM论文集等）和两项专利，其中一项以560万人民币获得资助。这些优点使他成为多个杂志和学会的副编辑和编委会成员，并巩固了他在纳米电子学领域世界领先的科学家地位。
马里奥·兰萨课题组工作重点是通过使用二维（2D）分层材料来提高硅微芯片和其他集成电路的性能。硅微芯片是现代人类的关键发明，因为它们使制造各种机器成为可能，并且提高了数百万人的生产力和生活质量。作者相信，将2D材料集成到硅微芯片中可以提高计算速度，降低能耗并延长作者日常生活中使用的大多数电子产品的使用寿命。最近其课题组在混合2D/硅微芯片方面的进展吸引了台积电，ASML和三星等顶级半导体公司的兴趣。
朱凯晨从硕士就加入了马里奥·兰萨教授课题组，在2021年11月22，他在《Nature Electronics》上以“The development of integrated circuits based on two-dimensional materials”为题发表综述论文，集中总结了基于二维材料的集成电路的发展，探讨了大规模集成电路未来发展所需解决的关键挑战，提出了基于二维分层材料的集成电路未来发展的路线图，提供了基于二维材料的下一代芯片的全景式概述。
今日，在马里奥·兰萨教授的指导下，朱凯晨研究成果以“Hybrid 2D/CMOS microchips for memristive applications”为题发表在《Nature》上，下面，让小编带大家一起解读一下这篇最新Nature。
利用二维（2D）材料的优良电子特性来制造先进的电子电路是半导体行业的一个主要目标。然而，这一领域的大多数研究仅限于在非功能性SiO2/Si基底上制造和表征孤立的大型（>1μm2）器件。一些研究将单层石墨烯作为大面积（>500μm2）的互连和大型晶体管（~16.5μm2）的通道集成在硅微芯片上，但在所有情况下，集成密度都很低，没有证明计算，而且操纵单层二维材料仍具有挑战性的。
基于以上挑战，阿卜杜拉国王科技大学马里奥·兰萨教授课题组介绍了用于忆阻应用的高集成密度的2D/CMOS混合微芯片的制造–CMOS代表互补金属氧化物半导体。作者在含有180纳米节点CMOS晶体管的硅微芯片的线后端（BEOL）互连上转移了一层多层六方氮化硼（h-BN），并通过对顶部电极和互连的图案化来完成电路。CMOS晶体管在h-BN忆阻器上具有出色的电流控制，这使作者能够在小到约500万个周期的忆阻器上实现持久性的控制。在小至0.053μm2的忆阻器中达到约500万次的寿命。作者通过构建逻辑门来演示内存计算，并测量适用于实现尖峰神经网络（SNN）的尖峰时序相关塑性（STDP）信号。实现的高性能和相对较高的技术准备水平代表了2D材料在微电子产品和忆阻应用中集成的重大进步。第一作者为朱凯晨和Sebastian Pazos。
2cm×2cm的硅微芯片是通过Synopsys软件设计的，并使用180纳米CMOS技术节点在200mm的硅片上制造的（图1a）。本研究中制作的电路由5×5的一晶体管一记忆体单元（1T1M，图1b-c）的横条阵列组成。这些微芯片被设计成将记忆体集成到BEOL互连中。因此，当晶圆取出时，氧化硅会自然地生长在晶圆上（图1d），这可以很容易地被蚀刻掉，从而暴露出钨通孔（图1e）。然后，通过化学气相沉积（CVD）在Cu基底上生长的〜18层厚的h-BN（即〜6 nm），使用低温工艺转移到微芯片上（图1f）。最后，由不同材料（即金/钛、金或银）制成的顶部电极被图案化并沉积在h-BN上，以最终完成电路（见图1g）。
由于第四个金属化层的钨通孔的直径约为260 nm（图1h），所产生的h-BN记忆体的横向尺寸最多只有0.053μm2。图1h显示了横杆阵列中的1T1M电池的高角度环形暗场（HAADF）截面扫描透射电子显微镜（STEM）图像。通过横截面透射电子显微镜（TEM，见图1h的插图）确认了h-BN堆叠的正确分层结构。光学显微镜图像（图1c）显示，h-BN片在转移过程中没有开裂；这是使用约6nm厚的二维分层材料的一个重要优势，与使用单层二维材料的同类产品相比，它明显增加了器件和电路的产量。
图 1 |混合 2D/CMOS 忆阻微芯片的制造
电子记忆
当作者将斜坡电压应力 (RVS) 序列应用于几个独立的 ~0.053μm2 Au/Ti/h-BN/W 结构时，其中大多数 (~90%) 显示出不稳定的电流波动，并且没有观察到电阻开关 (RS)（图 2a)。1T1M单元中的CMOS管可以精确控制h-BN忆阻器上的电流，避免电流过冲，性能优异。然而，最令人惊讶的观察结果是耐久性，当施加脉冲电压应力 (PVS) 序列时，耐久性很容易达到 250 万次循环（图 2d-f）。在这种类型的应力下，可以通过三种不同的方式精确控制 RHRS、RLRS 和 RLRS/RHRS 的值：调整写入脉冲的持续时间、调整写入脉冲的幅度以及调整写入脉冲的幅度。
1T1M 细胞的特性可以使用不同的顶部电极进行调整。当使用 Au 电极时，器件在较低的状态电阻下显示出可靠的开关（参见图 2g），以及更短的开关时间（t）和更低的开关能量（E）；当使用 Ag 电极时，这些值可以降到更低（见图 2h）。
图 2 |基于 h-BN/CMOS 的 1T1M 电池的电气特性
数据计算
作者模拟 SNN 以展示学习能力（图 3a）。作者使用完整的 MNIST 数据集训练 SNN，并评估每 1000 张图像的准确性。图 3b-d 显示了此类 SNN 的主要三个品质因数，所有这些都表明表现出色。为了考虑设备的可变性，作者考虑了 50 次迭代的蒙特卡罗模拟，该模拟随机化了 STDP 图的指数拟合和突触的初始值，并且观察到的精度偏差非常低（<5%，见图3d）。最佳平均精度达到 ~90%，考虑到 SNN 的简单性和无监督训练协议，这是一个非常高的值。作者还提出了一个 CMOS 电路，用于基于h-BN 忆阻器（图 3e）的电子神经元的硬件实现，它能够解释自适应放电阈值和放电后的不应期（图 3f-g）。
图 3 |使用基于 CMOS/h-BN 的 1T1M 单元实现脉冲神经网络
小结
今天很少有商业电子产品已经包含二维材料，而那些包含二维材料的产品（传感器、专业相机）使用非常低的集成密度——因为在较大的设备中，二维材料中的局部缺陷并不会造成非常大的危害。作者的混合 2D/CMOS 微芯片随仍远未准备好投入生产，但作者可以有把握地宣称，作者的工作代表了高集成密度 2D 材料电子设备/电路有史以来达到的最高性能和技术准备水平。连接到 CMOS 晶体管的 h-BN 忆阻器的电气特性比独立的 h-BN 忆阻器和连接到基于 2D 材料的晶体管的 h-BN 忆阻器高出几个数量级。
–纤维素推荐–
–测试服务–
来源：高分子科学前沿
声明：仅代表作者个人观点，作者水平有限，如有不科学之处，请在下方留言指正！
版权归原作者所有，删文请联系管理员。发布者：admin，转转请注明出处：https://www.blerks.com/5249.html
